全站数据
8 4 2 0 5 8 1

用verilog写一个8位循环移位器

米勒大法师 | 教育先行,筑梦人生! 阅读:111         
问题更新日期:2024-11-18 11:35:11

问题描述

用verilog写一个8位循环移位器,麻烦给回复
精选答案
最佳答案

module barrel_org(s,a_p,b_p);input [2:0] s;input [7:0] a_p;input [7:] b_p;reg [7:0] b_p;always@(a_p or s)begincase(s)3'b000:beginb_p

(111)

发表回复

本站作者后才能评论

评论列表(4条)

  • 米勒大法师
    米勒大法师 2026年09月14日

    我是公众科技网的签约作者“米勒大法师”!

  • 米勒大法师
    米勒大法师 2026年09月14日

    希望本篇文章《用verilog写一个8位循环移位器》能对你有所帮助!

  • 米勒大法师
    米勒大法师 2026年09月14日

    本站[公众科技网]内容主要涵盖:教育,学历提升

  • 米勒大法师
    米勒大法师 2026年09月14日

    本文概览:module barrel_org(s,a_p,b_p);input [2:0] s;input [7:0] a_p;input [7:] b_p;reg [7:0] b_p;always@(a_p or s)begincase(s)3'b