IC后端设计是集成电路设计流程中的重要环节，主要负责将前端设计产生的门级网表通过EDA设计工具进行物理实现，最终产生供制造用的GDSII数据。IC后端的工作主要包括以下几个方面：

布局布线（Physical Design, PD）：

Floorplan：对整个芯片进行宏观规划，包括模块大小、Macro摆放、电源和地线走线等。

Place：调用工具的算法对标准单元进行自动摆放，并进行优化。

Clock Tree Synthesis (CTS)：生成时钟树，确保时钟的驱动约束得到满足。

Route：对设计中的net进行自动布线，并在布线后优化时序、面积和功耗。

Optimization：在布线后进行优化，确保满足时序要求并修复DRC（设计规则检查）问题。

ECO（Engineer Changing Order）：对工具无法完全修正的问题进行手动修正。

静态时序分析（Static Timing Analysis, STA）：

制定整个芯片的sdc（时序约束）文件，选择芯片需要签off的corner，并进行全芯片的timing eco流程。

物理验证（Physical Verification, PV）：

包括DRC（设计规则检查）、LVS（版图与原理图一致性检查）、ERC（电气规则检查）等，确保芯片没有任何物理设计规则违反。

功耗分析（Power Analysis, PA）：

分析IR drop（电压降）和EM（电迁移），及时将结果反馈给布局布线任务组，解决设计中潜在的问题。

逻辑综合（Synthesis）：

将RTL code转换为实际后端使用的netlist网表，优化性能、功耗和面积。

代工厂提交生产数据（Submission to Fab）：

完成设计后，生成供制造用的GDSII数据，并联络代工厂进行生产。

IC后端工程师需要掌握的技能包括：

熟练使用Cadence（Innovus）、Synopsys等后端设计EDA工具。

熟悉Linux操作系统及相关脚本语言（如Shell、Perl、Python）。

了解并掌握数字后端设计流程中的各种文件格式，如LEF/DEF、GDSII等。

这些工作和技能共同构成了IC后端工程师的核心职责和技术要求。