Vitis HLS（High-Level Synthesis）和Vivado HLS都是Xilinx公司提供的用于FPGA设计的高层次综合工具，它们的主要区别在于设计流程、目标、以及输出的文件类型。以下是它们之间的一些主要区别：

设计目标 ：

Vivado HLS：主要用于支持Vivado IP设计流程，导出的是Vivado IP。

Vitis HLS：用于Vitis应用加速流程，导出的是.xo文件。

用户控制设置 ：

Vivado HLS：默认不会对循环设置Pipeline，默认Clock Uncertainty是时钟周期的12.5%。

Vitis HLS：只要循环边界小于64，就会对循环设置Pipeline，默认Clock Uncertainty更严格，达到27%。

数据类型支持 ：

Vivado HLS：支持C、C++和System C，但支持力度不同，C描述的算法不支持调试环境。

Vitis HLS：支持C、C++和System C，并且支持力度相同。

版本区别 ：

Vivado HL Design Edition：专注于高层次综合设计。

Vivado HL System Edition：包含System Generator for DSP with MATLAB工具。

替代关系 ：

Vivado HLS 2020.1将是最后一个版本，之后将被Vitis HLS取代。

抽象层次 ：

Vivado HLS：在更高层次上进行设计，支持C、C++和System C，可以直接生成可综合的代码。

Vitis HLS：同样在更高层次上进行设计，支持C、C++和System C，但更侧重于应用加速流程。

总结来说，Vitis HLS是Vivado HLS的替代品，它提供了更严格的设计控制，并针对应用加速进行了优化。Vitis HLS支持更广泛的数据类型，并且在某些方面（如循环处理和时钟不确定性）提供了更严格的默认设置。