问问题描述
adc时钟频率对输入阻抗的影响，在线求解答
答精选答案
通常，当频率较低时，小于等于100MHz，adc转换器的输入阻抗非常高，数千Ω左右；
当频率高于200MHz时，差分输入阻抗跌落至大约200Ω。
当ADC在采样与保持两种模式之间切换时，其输入阻抗会随频率和模式而变化。
输入阻抗的虚部（即容性部分）也是如此，低频时的容抗相当高，高频时逐渐变小到大约1-2pF。
本文来自作者[学妹海外视频]投稿，不代表公众科技网立场，如若转载，请注明出处：https://www.cpst.net.cn/changshijingxuan/202609/719464.html
评论列表（4条）
我是公众科技网的签约作者“学妹海外视频”！
希望本篇文章《adc时钟频率对输入阻抗的影响》能对你有所帮助！
本站[公众科技网]内容主要涵盖：教育咨询,知识百科
本文概览：通常，当频率较低时，小于等于100MHz，adc转换器的输入阻抗非常高，数千Ω左右；当频率高于200MHz时，差分输入阻抗跌落至大约200Ω。当ADC在采样与保持两种模式之间切换时，其输入阻抗会随频率和模式而变化。输入阻抗的虚部（即容性部分）也是如此，低频时的容抗相当高，高频时逐渐变小到大约1-2pF。