问问题描述
Verilog中的posedge用法是什么，麻烦给回复
答精选答案
你那样写有语法错误很正常啊，posedge一般都用于always@（）的括号内，表示THR的上升沿到来时，运行always快内的程序，你如果需要用到THR的上升沿来作为判断条件，建议你这样写代码： regTHR1; regTHR2; always@(posedgeclk_1Mornegedgereset_n) if(!reset_n) begin THR1<=1'b0; THR2<=1'b0; end else begin THR1<=THR; THR2<=THR1; end always@(posedgeclk_1M) if(count1>=20000||(THR1&&!THR2)) count1<=0; else count1<=count1+1;
本文来自作者[林心如时尚杂志汇总]投稿，不代表公众科技网立场，如若转载，请注明出处：https://www.cpst.net.cn/changshijingxuan/202609/1341462.html
评论列表（4条）
我是公众科技网的签约作者“林心如时尚杂志汇总”！
希望本篇文章《Verilog中的posedge用法是什么》能对你有所帮助！
本站[公众科技网]内容主要涵盖：教育咨询,知识百科
本文概览：你那样写有语法错误很正常啊，posedge一般都用于always@（）的括号内，表示THR的上升沿到来时，运行always快内的程序，你如果需要用到THR的上升沿来作为判断条件，建议你这样写代码： regTHR1; regTHR2; always@(posedgeclk_1Mornegedgereset_n) if(!reset_n) begin THR1<=1'b0; THR2<=1'b0; end else begin THR1<=THR; THR2<=THR1; end al